機(jī)器學(xué)習(xí)將持續(xù)作為眾多應(yīng)用的重要推動(dòng)因素，尤其是視覺導(dǎo)向的機(jī)器人或所謂的「協(xié)作機(jī)器人」應(yīng)用。結(jié)合處理器核心與可編程邏輯的異質(zhì)SoC，能打造出高效且可重配置的解決方案。

在目前的嵌入式視覺領(lǐng)域中，最熱門的話題之一就是機(jī)器學(xué)習(xí)(machine learning)。機(jī)器學(xué)習(xí)涵蓋多個(gè)產(chǎn)業(yè)重要趨勢(shì)，不僅是嵌入式視覺(Embedded Vision；EV)，而且在工業(yè)物聯(lián)網(wǎng)(IIoT)和云端運(yùn)算中均發(fā)揮極為顯著的作用。

對(duì)于不熟悉機(jī)器學(xué)習(xí)的人來說，很多時(shí)候機(jī)器學(xué)習(xí)是透過神經(jīng)網(wǎng)路的創(chuàng)造和訓(xùn)練而實(shí)現(xiàn)的。神經(jīng)網(wǎng)路(neural network)一語極為通用，包含大量截然不同的子類別。這些子類別的名稱一般用于辨識(shí)被實(shí)現(xiàn)的具體網(wǎng)路類型。這些網(wǎng)路在大腦皮層上建模，大腦皮層中每個(gè)神經(jīng)元接收輸入、處理后并將其傳達(dá)給另一個(gè)神經(jīng)元。因此，神經(jīng)元一般由輸入層、多個(gè)內(nèi)部隱藏層和一個(gè)輸出層組成。

在最簡單的層面上，神經(jīng)元取得輸入、施加權(quán)重給輸入，然后在加權(quán)輸入總和上執(zhí)行傳遞函數(shù)。其結(jié)果隨后傳遞至隱藏層中的另一層，或傳遞給輸出層。將某一階段的輸出傳遞給另一階段而不形成一個(gè)周期的神經(jīng)網(wǎng)路被稱為「前饋神經(jīng)網(wǎng)路」(FNN)，而那些存在反饋、內(nèi)含定向周期的神經(jīng)網(wǎng)路則被稱為「循環(huán)神經(jīng)網(wǎng)路」(RNN)。

眾多機(jī)器學(xué)習(xí)應(yīng)用中極為常用的神經(jīng)網(wǎng)路之一是「深度神經(jīng)網(wǎng)路」(DNN)。這類神經(jīng)網(wǎng)路擁有多個(gè)隱藏層，能實(shí)現(xiàn)更復(fù)雜的機(jī)器學(xué)習(xí)任務(wù)。為了確定每一層使用的權(quán)重和偏差值，必須對(duì)神經(jīng)網(wǎng)路進(jìn)行訓(xùn)練。在訓(xùn)練過程中，為該神經(jīng)網(wǎng)路施加一定數(shù)量的正確輸入和錯(cuò)誤輸入，并使用誤差函數(shù)教授網(wǎng)路所需的性能。訓(xùn)練深度神經(jīng)網(wǎng)路可能需要相當(dāng)龐大的資料集，才足以正確訓(xùn)練所需性能。

機(jī)器學(xué)習(xí)最重要的應(yīng)用之一是嵌入式視覺領(lǐng)域，其中，各類系統(tǒng)正從視覺實(shí)現(xiàn)的系統(tǒng)演進(jìn)為視覺引導(dǎo)的自動(dòng)化系統(tǒng)。相較于其他較簡單的機(jī)器學(xué)習(xí)應(yīng)用，嵌入式視覺應(yīng)用最主要的區(qū)別在于采用二維(2D)輸入格式。因此，在機(jī)器學(xué)習(xí)實(shí)施方案中，采用稱為卷積神經(jīng)網(wǎng)路(CNN)的網(wǎng)路結(jié)構(gòu)，因?yàn)樗鼈兡軌蛱幚?D輸入。

CNN是一種前饋網(wǎng)路，其中包含多個(gè)卷積層和子采樣層以及一個(gè)單獨(dú)的全連接網(wǎng)路，以執(zhí)行最終分類。由于CNN的復(fù)雜性，它們也被歸類在深度學(xué)習(xí)類別。在卷積層中，輸入影像被細(xì)分為一系列重疊的小模組(tile)。在進(jìn)行進(jìn)一步的子采樣和其它階段之前，來自該卷積的結(jié)果先使用啟動(dòng)層建立啟動(dòng)圖，然后應(yīng)用到最終的全連接網(wǎng)路上。

這些元素中的每一個(gè)權(quán)重都經(jīng)由訓(xùn)練決定，而CNN的優(yōu)勢(shì)之一就在于訓(xùn)練網(wǎng)路相對(duì)容易。透過訓(xùn)練產(chǎn)生權(quán)重需要龐大的影像集，其中既有需要檢測(cè)的物件，也有偽影像。這樣能讓我們?yōu)镃NN建立所需的權(quán)重。由于訓(xùn)練過程中所涉及的處理要求，訓(xùn)練流程一般執(zhí)行于提供高性能運(yùn)算的云端處理器上。

架構(gòu)

機(jī)器學(xué)習(xí)是一個(gè)復(fù)雜的課題，尤其是如果每一次都得從頭開始，定義網(wǎng)路、網(wǎng)路架構(gòu)以及產(chǎn)生訓(xùn)練演算法。為了協(xié)助工程師實(shí)作網(wǎng)路和訓(xùn)練網(wǎng)路，有一些產(chǎn)業(yè)標(biāo)準(zhǔn)架構(gòu)可供使用，例如Caffe和Tensor Flow。 Caffe架構(gòu)為機(jī)器學(xué)習(xí)開發(fā)人員提供各種工具庫、模型以及具有C++庫的預(yù)訓(xùn)練權(quán)重，同時(shí)提供Python和Matlab綁定。該架構(gòu)能讓使用者無需從頭開始，就能建立并訓(xùn)練網(wǎng)路，以執(zhí)行所需的運(yùn)算。

實(shí)現(xiàn)嵌入式視覺和機(jī)器學(xué)習(xí)

基于可編程邏輯的解決方案越來越廣泛地用于嵌入式視覺應(yīng)用，例如異質(zhì)的賽靈思(Xilinx) All Programmable Zynq-7000 SoC和Zynq UltraScale+MPSoC等多處理器SoC(MPSoC)。這些元件結(jié)合了可編程邏輯(PL)架構(gòu)以及處理系統(tǒng)(PS)中的高性能ARM核心。這種組合形成的系統(tǒng)能夠擁有更快的回應(yīng)速度、極其靈活以便于未來修改，并且提供了高能效解決方案。

機(jī)器學(xué)習(xí)推論引擎實(shí)作方案中所使用的數(shù)值顯示系統(tǒng)，也對(duì)機(jī)器學(xué)習(xí)的性能發(fā)揮重要影響。越來越多的機(jī)器學(xué)習(xí)應(yīng)用采用更高效的較低精確度定點(diǎn)數(shù)值系統(tǒng)，例如INT8運(yùn)算式。相較于傳統(tǒng)的浮點(diǎn)32(FP32)途徑，使用較低精確度的定點(diǎn)數(shù)值系統(tǒng)并不會(huì)造成明顯的精確度降低。因?yàn)榕c浮點(diǎn)運(yùn)算相較，定點(diǎn)數(shù)學(xué)更易于實(shí)現(xiàn)，轉(zhuǎn)而采用INT8則能在一些實(shí)作中提供更高效且快速的解決方案。

對(duì)于在可編程邏輯解決方案中進(jìn)行實(shí)作而言，使用定點(diǎn)數(shù)值系統(tǒng)十分理想，例如，reVISION能夠在可編程邏輯中與INT8運(yùn)算式協(xié)同工作。這些INT8運(yùn)算式便于在可編程邏輯中使用專用的DSP模組。在使用相同的核心權(quán)重時(shí)，這些DSP模組架構(gòu)能實(shí)現(xiàn)最多兩個(gè)同步的INT8乘法累加運(yùn)算進(jìn)行。這樣不僅能提供高性能的實(shí)作方案，而且還能降低功耗?？删幊踢壿嬙撵`活性也便于實(shí)現(xiàn)進(jìn)一步降低精確度的定點(diǎn)數(shù)值表達(dá)系統(tǒng)。

結(jié)語

機(jī)器學(xué)習(xí)將持續(xù)作為眾多應(yīng)用的重要推動(dòng)因素，尤其是視覺導(dǎo)向的機(jī)器人或所謂的「協(xié)作機(jī)器人」(cobot)應(yīng)用。結(jié)合處理器核心與可編程邏輯的異質(zhì)SoC，能打造出十分高效、反應(yīng)快且可重配置的解決方案。